Entwicklung von 5G Small Cells in der Praxis

Dual RX/TX RF Board basierend auf XC7Z100 + ADRV9009 (Vollständiger Workflow)

Bei der Bereitstellung von 5G-Infrastrukturen dienen Small Cells als entscheidende Erweiterung zu Makro-Basisstationen und lösen Herausforderungen bei der Indoor-Abdeckung und der Kapazität in hoher Dichte. Das HF-Board ist die Kernkomponente, die die Systemleistung direkt bestimmt.

Dieser Artikel bietet eine vollständige End-to-End-Implementierungsanleitung – vom Hardware-Design über die Treiberkonfiguration bis hin zur Leistungsoptimierung – basierend vollständig auf einer Dual-Channel-HF-Architektur unter Verwendung von XC7Z100 und ADRV9009.

---

1. Hardware-Architekturdesign & Auswahl wichtiger Komponenten

1.1 Systemarchitektur

Dieses HF-Board folgt einer klassischen FPGA + HF-Frontend-Architektur:

• Verarbeitungseinheit: XC7Z100 SoC (PS: Dual Cortex-A9, PL: FPGA Fabric)
• HF-Transceiver: ADRV9009 Dual-Channel Transceiver
• Schnittstellen & Speicher: DDR3, QSPI Flash, Gigabit Ethernet

Vorteile:

• Hochleistungsverarbeitung: ARM handhabt den Protokollstapel, FPGA beschleunigt die PHY-Schicht
• Programmierbare Flexibilität: PL unterstützt rekonfigurierbare Logik
• Hohe Integration: ADRV9009 integriert Dual RX/TX

1.2 Vergleich der Kernkomponenten

Komponente	XC7Z100-2FFG900I	ADRV9009BBCZ
Architektur	Dual Cortex-A9 + Artix-7 FPGA	Dualer HF-Transceiver
Verarbeitung	866 MHz ARM + 125 MHz FPGA	122,88 MS/s ADC/DAC
HF-Bereich	N/A	100 MHz - 6 GHz
Leistung	4W (Typ)	1,8W / Kanal (RX)
Schnittstelle	USB / Ethernet / FMC	JESD204B/C

Hinweis: Die PL-Seite muss über FMC mit JESD204B-Unterstützung mit ADRV9009 verbunden werden.

---

2. Hardware-Verbindung & Signalintegritätsdesign

2.1 Schnittstellendesign

ADRV9009 kommuniziert mit XC7Z100 über:

1. JESD204B-Schnittstelle (4 Lanes @ 6,144 Gbit/s)
   • Hochgeschwindigkeits-ADC/DAC-Datenübertragung
   • Die Trace-Schräglage muss innerhalb von ±50 ps liegen
2. SPI-Schnittstelle
   • Registerkonfiguration
   • Isolationspuffer empfohlen
3. Taktnetzwerk
   • Referenztakt: 122,88 MHz ±1 ppm
   • SYSREF für deterministische Latenz

set_property CONFIG.LANES 4 [get_ips jesd204_0]
set_property CONFIG.C_NUM_LINKS 1 [get_ips jesd204_0]
set_property CONFIG.C_LANE_RATE 6.144 [get_ips jesd204_0]

2.2 PCB-Design

• 8-Lagen-Aufbau empfohlen
• 50Ω Single-Ended / 100Ω Differential
• ADRV9009 benötigt 6 unabhängige Stromversorgungen

---

3. Softwareumgebung & Treiberkonfiguration

3.1 Toolchain-Setup

• Vivado 2020.1
• PetaLinux 2020.1
• ADI IIO Linux-Treiber

git clone https://github.com/analogdevicesinc/linux.git
cd linux
make ARCH=arm xilinx_zynq_defconfig
make ARCH=arm menuconfig

3.2 Gerätebaumkonfiguration

adrv9009: adrv9009@0 {
    compatible = "adi,adrv9009";
    reg = <0>;
    spi-max-frequency = <25000000>;
};

3.3 HF-Initialisierungsablauf

1. Firmware über SPI laden
2. JESD204B-Verbindung konfigurieren
3. HF-Frequenz & Bandbreite einstellen
4. Kalibrierung (DCXO, QEC, LO-Leckage)
5. Datenpfad aktivieren

Temperaturschwankungen über ±5°C erfordern eine Neukalibrierung.

---

4. Fehlerbehebung & Leistungsoptimierung

4.1 Fehlerbehebung

Problem	Ursache	Lösung
JESD-Verlust	Takt-Mismatch	SYSREF prüfen
Schlechter EVM	LO-Leckage	Kalibrierung durchführen
Geringe Empfindlichkeit	Verstärkungskonfiguration	Verstärkungstabelle anpassen
Paketverlust	DMA-Fehler	AXI-Fluss prüfen

4.2 Leistungsergebnisse

• TX-Leistung: 17 dBm
• EVM: 0,6 %
• ACLR: -65 dBc
• Empfindlichkeit: -92 dBm

4.3 Optimierung der geringen Latenz

1. Direkte AXI-Stream-Verbindung
2. Scatter-Gather-DMA
3. PL DDR-Pufferung

struct dma_slave_config config = {
    .direction = DMA_DEV_TO_MEM,
    .src_addr_width = DMA_SLAVE_BUSWIDTH_8_BYTES,
    .dst_maxburst = 16,
};

---

5. Schnelle Projektbereitstellung

Um die Entwicklung zu beschleunigen, können Sie direkt mit einer gebrauchsfertigen Plattform inklusive Schaltplänen und Firmware beginnen:

XC7Z100 + ADRV9009 SDR RF Board